Aquabolt có kiến trúc tương tự thế hệ HBM2 Flarebolt với mỗi đế KGSD bao gồm 8 IC bộ nhớ dung lượng 8 Gb liên kết thông qua TSV trong thiết lập xếp lớp stack 8-Hi. Mỗi KGSD có độ rộng bus nhớ 1024-bit và mỗi chân pin cho tốc độ truyền 2,4 Gbps, từ đó băng thông của bộ nhớ có thể đạt đến 307,2 GB/s cho mỗi stack.
Khi hiệp hội JEDEC công bố cấu hình HBM2 từ cách đây 2 năm thì cấu hình này chỉ đưa ra 3 chuẩn tốc độ dành cho loại bộ nhớ này gồm 1 Gbps, 1,6 Gbps và 2 Gbps ở điện áp 1,2 V dành cho nhân và hệ thống truy xuất I/O tương ứng với các tham số timing. Các nhà sản xuất được tự do thử nghiệm tốc độ và phát triển các sản phẩm thực tế theo yêu cầu của riêng mình về hiệu năng cũng như mức tiêu thụ điện năng. Trong khi đó, bộ nhớ HBM2 tiêu chuaar có tốc độ là 1,6 Gbps hoặc 2 Gbps với xung nhịp thực tế lần lượt là 800 MHz và 1 GHz. Vì vậy để đạt tốc độ trên 2 Gbps thì Samsung đã tăng điện áp đầu vào cho HBM2 lên thành 1,35 V, trên mức cho phép của cấu hình nhưng vẫn có thể sản xuất hàng loạt như trên thế hệ Flarebolt trước đây.
Tuy nhiên, thế hệ HBM2 Aquabolt mới hoạt động ở tốc độ 2,4 Gbps, cao hơn thiết kế tiêu chuẩn nhưng vẫn sử dụng điện áp 1,2 V. Samsung cho biết để tăng xung nhịp lên 1,2 GHz đồng thời giảm điện áp xuống 1,2 V thì hãng đã áp dụng một cơ chế giảm nhiễu xung nhịp song song giữa hơn 5000 liên kết TSV bên trong stack. Thêm vào đó, hãng cũng tăng số lượng thermal bump (nốt tản nhiệt được làm từ các tấm film mỏng nhiệt điện, đóng vai trò quản lý nhiệt cho chip) giữa các đế DRAM để phân bổ nhiệt cân bằng trên toàn KGSD, từ đó giải phóng nhiệt hiệu quả hơn. Cuối cùng, bộ nhớ HBM2 Aquabolt còn được tích hợp một lớp bảo vệ vào dưới package nhằm tăng độ bền.
Điều đáng chú ý là SK Hynix cũng đang sản xuất chip nhớ HBM2 2,4 Gbps trong quý 1 năm nay nên Samsung sẽ không đơn độc trên thị trường chip nhớ tốc độ cao này trong vài tháng tới.
Theo: AnandTech
